小傑凱 知識家

講白的啦，聯發科數位IC這條線我面過，流程大概是履歷過了先一關線上或電話初篩，然後現場一整天技術馬拉松，通常兩到三個工程師輪流電你。考題很硬核：Verilog寫FSM、setup/hold time怎麼算、CDC怎麼處理、clock gating、還有STA跟low power的觀念，很多人卡在被要求現場手寫code跟畫timing diagram。韌體職會偏C加上作業系統跟peripheral，類比則是操到你懷疑人生的電路分析。建議把數位設計那本跟自己做過的project每個決策都想清楚，因為他們一定會問「你為什麼這樣設計、不這樣會怎樣」。最後有主管面談team fit跟package，整體體驗算專業但強度高，準備不足會很痛。